JP3243119



© EPODOC / EPO

PN - JP3243119 A 19911030

PD - 1991-10-30

PR - JP19900038057 19900219

OPD - 1990-02-19

- PURPOSE:To configure a low loss parallel operation power supply system having features similar to those of an OR gate comprising diodes by controlling ON OFF operation of a power MOSFET provided for each DC power supply based on the comparison results of a comparator comparing the DC source voltage and a load side source voltage. CONSTITUTION:When the input voltage of an OR gate is higher than the output voltage thereof, output voltage of a comparator 14 is equal to the terminal voltage of negative power supply for the comparator 14, gate potential of an MOSFET 12 is lower than the source potential and thereby the MOSFET 12 is turned ON. When the input voltage of the OR gate is lower than the output voltage thereof, gate potential of the MOSFET 12 is equal to the source potential and thereby the MOSFET 12 is turned OFF. Since voltage drop in the OR gate can be reduced, loss to be determined by the product of the voltage drop and current can be reduced.

IN - OTSU SATOSHI; ISHII HISAO; SUZUKI NOBORU; KONNO YOSHIMI

PA - NIPPON TELEGRAPH & TELEPHONE IC - H02J1/10; H03K19/08; H03K19/20

OWPI/DERWENT

 NOR circuit for separating failed DC source - uses power MOSFET in operative state with simple circuit to connect power MOS FET and comparator NoAbstract Dwg 1/5

PR - JP19900038057 19900219

PN - JP3243119 A 19911030 DW199150 000pp

PA - (NITE) NIPPON TELEGRAPH & TELEPHONE CORP

IC - H02J1/10 ;H03K19/08

OPD - 1990-02-19

AN - 1991-364309 [50]

© PAJ / JPO

PN - JP3243119 A 19911030

PD - 1991-10-30

AP - JP19900038057 19900219

IN - OTSU SATOSHI; others: 03

PA - NIPPON TELEGR & TELEPH CORP <NTT>

TI - OR GATE

AB - PURPOSE:To configure a low loss parallel operation power supply system having features similar to those of an OR gate comprising diodes by controlling ON OFF operation of a power MOSFET provided for each DC power supply based on the comparison results of a comparator comparing the DC source voltage and a load side source voltage.

- CONSTITUTION: When the input voltage of an OR gate is higher than the output voltage thereof, output voltage of a comparator 14 is equal to the terminal voltage of negative power supply for the comparator 14, gate potential of an MOSFET 12 is lower than the source potential and thereby the MOSFET 12 is turned ON. When the input voltage of the OR gate is lower than the output voltage thereof, gate potential of the MOSFET 12 is equal to the source potential and thereby the MOSFET 12 is turned OFF. Since voltage drop in the OR gate can be reduced, loss to be determined by the product of the voltage drop and current can be reduced.

- H02J1/10 ;H03K19/08 ;H03K19/20

Page 1 12.05.2005 11:36:59

⑲ 日本園特許庁(JP)

①特許出職公開

平3-243119 母公開特許公報(A)

_	nt. 02 03	CI.*	1/10 19/00 19/20) B		表別名	2号	z	庁内整理: 7251 - 8941 - 7827 -	-5G -5 J -5 J	◆ 未需求			(全7頁)
⊕ ૠ	明の	名教	ች ፡	オア		⊕ 出 ⊕持	_	_	平2-38057 平 2 (1990)	2月19日				
0発	明	1 4	† :	大	津			Ħ	東京都 会社内	千代田区内幸	可1 丁目	1番6号		
0元	明	1	5	5	井		久	堆	東京都	千代田区内幸	り1丁目	1番6号	日本電	信電影株式

会社内 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内 東京都千代田区内幸町1丁目1番6号

60出 顧 人 日本電信電話株式会社

弁理士 志賀 富士弥 1980 大日 1980

- 1. 発明の名称 オア国路
- 2. 特許請求の範囲
- (1)複数の底流電器のそれぞれに対応するp型 パワーMOSFETとコンパレータとも有し、

上記各り並パワーMOSFETのソース電板と 上記各コンパレータの負入力組子と上記対応する 直接電源の正電圧端子とを接続し、

上紀各9型パワーMOSFETのドレイン電紙 と上記各コンパレータの正人力機子および正電器 電瓶と一つの負荷の正電圧電瓶とを接続し、

上記各コンパレータの出力を対応する上記り製 パワーMOSFETのゲート電腦に接続し、

上記各直直電源の負電圧差子と上記各コンパレ ~ タの食電源電腦と上記負荷の負電圧端子とを接 装して成ることを特象とするオア回路。

(2)請求項しに記載のオア回路において、

各p型パワーMOSFETのソース電響とドレ イン電圧間にダイオードを推方向に接続したこと

を特徴とするオア回路。

(3)被数の直流電影のそれぞれに対応する 🛚 型 パワーMOSPETとコンパレータとも有し、

上記名の型パワーMOSFETのドレイン電板 と上記各コンパレータの食入力菓子と上記対応す る直接電源の食電圧電子とを接続し、

上記各ヵ型パワーMOSFETのソース電響と 上記各コンパレータの正入力箱子および食電運電 低と一つの負責の負電圧電子とを接続し、

上記各コンパレータの出力を対応する上記ュ型 パワーMOSFETのゲート電板に接続し、

上記各直装電車の正電圧電子と上記各コンパレ ータの正電器電器と上紀負荷の正電圧着子とを接 **載して吹ることを特徴とするオア回路。**

(4) 請求項3に記載のオア回路において、

各点型パワーMOSFETのソース電極とドレ イン電弧器にダイオードを順方向に接続したこと を特徴とするオア四路。

3. 発明の詳細な説明

[産業上の利用分野]

付削することなる115(<)

本発明は複数の直流電線から一つの負荷に電力 を供給する電線装置において、故障発生時等にそ の故障の直流電源の切り越しを可能にすることを 目的としたオア図路に関するものである。

[従来の技術]

世来より、一つの負荷に対し並列に接続された 複数の直貨電源を並列運転して、その一つの負荷 に電力を供給することが行われている。通常、直 減電量を並列運転する場合には、他電量側からの 遊詢防止及び1台の直流電源の返移障害が電源システム停止となることを防ぐため、各直流電源の 出力に一方向特性を育するオア(OR)回路が接 続される。

第5回は、2台の直接電源から一つの負責に電力を供給する場合に用いたオア(0R)回路の構成を示す回路間である。この従来例において、1は第1の直接電源、2は第2の直接電源、3は負責、11は直接電源1から負責3へ限方向に接続したダイオード、21は直接電源2から負責3へ限方向に接続したダイオードである。このような

とも目的とする。

【雑篇を解決するための手数】

上記の目的を連載するための本見明のオア回路 の一つの構成は、

複数の複数電板のそれぞれに対応するp型パワーMOSFETとコンパレータとを有し、上記各p型パワーMOSFETのソース電話と上記をコンパレータの負人力等子と上記針をする直接である。 の正理圧増子とそ接続し、上記各p型パワーMOSFETのドレイン電話と上記名コンパレータの 正理に増子とよび正理器電話と一つの負荷の 正型を表する上記をコンパレータの出 正理をとき接続し、上記各コンパレータの出力を 対応する上記p型パワーMOSFETのが一ト電話に接続し、上記各直接電源の負電圧増子と上記 第二とを接続して成ることを特徴とする。

また、上記目的を達成するためのオア回路の他 の構成は、

複数の直旋電源のそれぞれに対応するα型パワーMOSPETとコンパレータとを有し、上記各

構成において、ダイオード!!は直流電源!に他電源側から電力が嵌入するのを防止し、ダイオード!2は遅減電源2に他電源側から電力が嵌入するのを防止し、それぞれ一方の直流電源の故障時には負荷への電力供給のすべてを他の直流電源側にスイッチングするオア機能を実現している。このように、従来は、直流電源を並列退化する場合に用いる一方向特性を持つOR回路として、道常、ダイオードが開いられていた。

[発明が解決しようとする課題]

しかしながら、上記数条の技術におけるオア回 第では、そのオア回路を構成するダイオードに、 常に負荷電流の一部又は全部が流れているため、 ダイオードの順方向電圧等下とダイオードを流れ る電流の製で決まる最先が発生し、電源システム の効率が低下する問題点があった。

本見明は、上記問題点を解決するために創金されたもので、ダイオードによるオア回路と関等の 概能を持ち、かつ低級失な金列選転電響システム の構成を可能にする額易なオア回路を提供するこ

a型パワーMOSPETのドレイン電話と上記名コンパレータの負入力増干と上記対応する直流電源の負電圧増子とを接続し、上記名コンパレータの正人力増干および食電銀電低と一つの負荷の負電圧電子とを接続し、上記名コンパレータの出った。 新に接続し、上記名直流電話と上記会コンパレータの出るよい。 対応する上記。型パワーMOSPETのゲート電話に接続し、上記名直流電話の正電圧増子と上記名コンパレータの正電圧増子と主記会コンパレータの正電原電話と上記負荷の正電圧増子とを接続して成ることを検索とする。

(作用)

本発明は並列車を直旋電車システムにおいて、 値楽電車等に数けたパワーMOSFETのオン/ オフモ、その直旋電差例と負責例の電車とのコン パレータによる比較によって制御することにより、 各直旋電車への逆旋を防止して故障の直旋電車を 切り離すオア機能を実践するとともに、パワー列 OSFETのオン抵抗が従来のオア回路のダイオ ードより十分小さくできることを利用して、大幅 な低機失化を実現する。

[実施例]

以下、本党明の実施例を閲覧に基づいて詳細に 説明する。

第1間は本食明の第1の変態例を示す回路値である。本実施例は、2台の直波電源を並列運転して、一つの負荷に電力を供給する直旋電源ステムに用いるOR(オア)回路の例を示している。1は第1の直旋電源であり、2は第2の直旋電源、3は負荷であって、本実施例では、この2台の直旋電源1、2から一つの負荷3に電力を供給する。波電線1、2から一つの負荷3に電力を供給する。近端4台に用いるOR回路は、それぞれの直旋電線1、2に対応して設けたp型パワーMOSFET12、13と、各MOSFET12、13のオン/オフを制御するコンパレータ14、24で網収される。

上記OR回路における第1の直旋電源1側の接 硬は、MOSFET12のソース電話とコンパレ ータ14の負入力機子(-)と第1の直旋電源1 の正電圧機子(+)が接続され、MOSFET1 2のドレイン電腦とコンパレータ14の正電線電

て点線で示したMOSFETのボディダイオード 13.16であって、13がMOSFET12の ソースードレイン電極間に順方向に生成されるボ ディダイオードであり、23がMOSFET22 のソースードレイン電極間に生成されるボディダ イオードである。

以上のように構成した第1の実施例の動作および作用を述べる。

第1の直流電離1側のオア回路等分と第2の直流電離2側のオア回路部分とは、線底が同一であり、同様に動作するので、以下、第1の直流電離1側について説明する。まず、0R回路の出力(直流電離1側)電圧に比べて、0R回路の入力(直流が再通し、コンパレータ14の電源増子に出力電圧が印加され動作を開始する。コンパレータ14の直流を対し、コンパレータ14の正人力側(直流型1側)に、コンパレータ14の正人力側(直流型1側)に、コンパレータ14の正人力側(直流型1側)に、コンパレータ14の正人力側(表面)に決め、0R回路の出力電圧が0R回路の出力電圧が0R回路の出力電圧が0R回路の入力電圧が0R回路の出力電

低とコンパレータ 1 4 の正人力増子(+)と負荷 3 の正常圧増子(+)とが接続され、コンパレー タ 1 4 の出力がMOSFET 1 2 のゲート電弧に 接続され、コンパレータ 1 4 の負電距電船と第 1 の直波電影 1 の負電圧増子(-)と負荷3の負電 圧増子(-)とが接続されて絞る。

関係に上記OR回路の第2の直流電腦2例の接続は、MOSFET22のソース電腦とコンパレータ24の負人力増子(一)と第2の直流電腦2の正電圧選子(+)が接続され、MOSFET22のドレイン電腦とコンパレータ24の正型無子(+)とが接続され、コンパレータ24の出力がMOSFET22のゲート電腦に接続され、コンパレータ24の負電器電腦と第2の直流電腦2の負電圧増子(一)と負債3の負電圧増子(一)とが接続されて成る。

上記録点において、一般に、パワーMOSFE Tでは、その構造上、ソースードレイン電転器に ダイオードが形成される。これが、第1個におい

圧より高い場合、コンパレータしもの出力はコン パレータしもの食電器雑子の菓子電圧となり、M OSFETI2のゲート電板電位はソース電位上 り低くなり、MOSPET12はオンする。ボデ ィグイオード13の展方向舞下電圧に比べ、MO SFET!2のオン延抜による電圧降下は低くで まるので、電流はMOSFETI2を流れ、OR 何路における損失を低減することができる。 OR 日略の入力電圧がOR回路の出力電圧より低い場 合、ボディダイオード13は非導道であり、コン パレータ14の出力はコンパレータの正電線電子 の箱子となり、MOSFETI2のゲート電板電 単はソース電位と同じになるため、MOSFET I 2はオフする。上記におけるMOSFET12 はギディダイオード13が帯違した後のスイッチ 用として用いられるので、各電艦間客量に関して はほとんど考慮する必要はなく、オン抵抗の低い P型パワーMOSFETを選択すればよい。

第2回は本党引の第2の実施例を示す回路回で ある。本実施例は、第1の実施例を基本として、

特間平3-243119(4)

電力供給が障害発生時等に切り替わる際のスイッチングスピードを高速にする例である。事 L の実施例では、p型パワーMOSFET12、22のポディダイオード13、23を利用して、上記のスイッチングを行う構成としたが、本実施例では、第2回に示すように、第1回の構成のp型パワーMOSFET12、22のそれぞれのソースードレイン電極間にスイッチング用のダイオード11、12のアノード電価をMOSFET12、22のソース電価に、ダイオード11、12のカソード電価をMOSFET12、22のドレイン電価に接続する。

以上の値収の第2の実施例のOR回路において、MOSFET12、22のボディダイオード(顧示省略)は、一般に、通常のダイオードよりスイッチングスピードが遅く、高速動作が望めない。そこで、本実施例では、高速スイッチングの可能なダイオード11、12を外付けすることにより、スイッチング動作の高速化を実現する。MOSF

板とコンパレータ15の正人力略子(+)と負荷 3の食電圧増子(-)が接続され、コンパレータ 14の出力がMOSFET15のゲート電板に接 続され、コンパレータ14の正電線電板と第1の 直旋電線1の正電圧椅子(+)と負荷3の正電圧 線子(+)とが棒線されて成る。

また、上記OR回路における第2の直接電影2 側の接続は、MOSFET25のドレイン電影とコンパレータ24の負入力場子(-)と源2の直接電影では100円の 減電器2の負電圧増子(-)が接続され、MOSFET25のソース電影とコンパレータ24の負 電源電影とコンパレータ24の正入力勝子(+)と負荷3の負電圧増子(-)が接続され、コンパレータ24の正電影響を して、コンパレータ24の正電影響を 類2の直接電影との正電圧増子(+)と負荷3の正電圧選子(-)とが接続されて成る。

このような第3の実施例は、第1の実施例のスイッチングネ子をn型パワーMOSFETに置き 換えて構成した例であり、本実施例も構造上、各 ET11.12の動作は第1の実施例で述べた選 りであり、本実施例においてもOR回路の低級失 化が実施される。

第3回は本発明の第3の実施例を示す回路回である。本実施例も、2台の直波電源を並列運転して、一つの負荷に電力を供給する直旋電源システムに用いるOR回路の例であり、オア機能の実現と低級失化を回るスイッチ素子としてロ型パワーMOSFETを用いた場合の例である。1は第1の直接電源、2は第2の直接電源、3は負荷であり、この電源システムに用いるOR回路は、それぞれの直流電源1、2に対応して設けたロ型ドセれの直流電源1、2に対応して設けたロ型アーMOSFET15、25と、各MOSFET15、25のオン/オフを制御するコンパレータ14、24で機成される。

上記OR回路における第1の直流電源1例の接続は、MOSFET15のドレイン電紙とコンパレータ14の食入力端子(-)と第1の直流電源1の食電圧端子(-)が接続され、MOSFET15のソース電板とコンパレータ15の食電線電

n型パワーMOSFET15、25のソースードレイン電極間に順方向に生成されるボディダイオード16、26を利用する。このようなn型パワーMOSFET15(または25)を、対応する産液電銀1(または2)の負電圧端子(一)と負費3の負電圧端子(一)間に介設し、コンパレータ14、24により、MOSFET15(を関しては25)をオングオフして、第1の実施例と関係に動作させ、小さいオン抵抗を利用して低級失なア機能を実現する。本実施例では、n型MOSFETのオン抵抗が一般的にp型MOSFETのオン抵抗が一般的にp型MOSFETのオン抵抗が一般的にp型MOSFETのオン抵抗が一般的にp型MOSFETのオン抵抗が一般的にp型MOSFETのオン抵抗よりも低いことかである。

第4回は、本発明の第4の実施例を示す回路回である。本実施例は、第3の実施例のスイッチングスピードを高速化する例であり、第2回の第2の実施例のスイッチングまそをa型パワーMOSFETに置き換えて構成した例である。本実施例では、第4回に示すように、第3回の第3の実施例の構成のa型パワーMOSFETI5.25の

特蘭平3-243119(5)

それぞれのソース・ドレイン電極間に、スイッチングデイオード11、12を取方向に、即ち、ダイオード11、12のアノード電極をMOSFET15、25のソース電極に、ダイオード11、12のカソード電極をMOSFET15、25のドレイン電極に接続する。

このように破成することにより、第2の変態例と同様にして、MOSPET15、25のボディダイオード(図示書略)よりも高速にスイッチング可能な外付けのダイオード11、12によって、第3の変態例の作用効果に加え、スイッチングスピードの高速化を図ることができる。

なお、本発明は3台以上の並列高転の直旋電線 を入力とする場合にも、同様に適用することがで きる。このように、本発明はその主旨に沿って観 々に応用され、種々の実施事業を取り得るもので ある。

[発明の効果]


以上の製用で明らかなように、本発明のオア回 数によれば、パワーMOSFETとコンパレータ を接続する難馬な回路で、かつパワーMOSFE Tのオン状態を使うことにより、その小さいオン 低抗を利用してオア回路における電圧降下を低減 できるので、電圧降下と電流の数で決まる損失を 低減できる利点がある。

また、糖末項2および4の発明によれば、上配利点に加えてスイッチングスピードを高速化する ことができる。

4、図面の簡単な影明

第1団は本発明の第1の実施例を示す回路団、第2団は本発明の第2の実施例を示す回路団、第 3団は本発明の第3の実施例示す回路団、第4団 は本発明の第4の実施例を示す回路団、第5団は 従来例を示す回路団である。

1 …第1の直流電源、2 …第2の直流電源、1 1、21…ダイオード、12、22…p型パワー MOSFET、15、25…α型パワーMOSF ET、13、16、23、26…パワーMOSF ETのボディダイオード、14、24…コンパレーセ




第1図

特間平3-243119(6)

11,21・-- ケイオード

12.22---- P型パワ-MOSFET

14.24---- コンパレータ




第2 図

14.24・・・・コンパレータ

15.25 ---- n 型パフ-MOSFET

16. 26 - --- ポティティオード



第3図

特閒平3-243119(7)

